Quy trình chế tạo chip

Quy trình chế tạo chip

Chúng ta đang tận hưởng thành quả của công nghệ cao.Từ đồng hồ điện tử đến “dế” và dễ thấy là IPhone hay cái PC thân yêu cùng ta cày bao nhiêu phần mềm đồ họa.Giờ cùng tìm hiểu xem “bộ não” của chúng -Chip-được chế tạo thế nào nhé!
Quy trình chế tạo chip



Để sản xuất một con chip hoàn chỉnh giống như hình bên cạnh đòi hỏi phải thông qua những quá trình nào, giai đoạn nào, những việc cần làm là gì? Thực tế cho thấy (tôi đã đi thực tập ở công ty Fuji Electric Device Technology Co.,Ltd) để làm ra một con chip quả là công phu và tốn kém. Từ ý tưởng đến thành phẩm có những bước cơ bản theo 2 trình tự (mảng) chính: thiết kế (design) và chế biến processing).

Mảng thiết kế (design) bao gồm có thiết kế hệ thống (system design), chức năng (function design), logic,…

1.1 Thiết kế hệ thống (system design)[1]

Sau khi xác định chức năng và nguyên lý hoạt động của chip cần sản xuất, nguời thiết kế quyết định các yếu tố như system spec., chip spec., nguồn điện… Tiếp theo là sắp xếp lại toàn bộ các yếu tố như mức tiêu thụ năng lượng, cách bố trí các chân (pin), các lược đồ khối, các điều kiện vật lý như kích thước, nhiệt độ, điện áp… Nếu là chip xử lý như CPU thì phải quyết định tốc độ xử lý của nó là bao nhiêu. Phần này chỉ đề cập đến những gì tổng thể nhất và cần thiết nhất. Giống như chúng ta vẽ ra cái sườn nhà trước khi tiến hành xây nhà.

1.2 Thiết kế chức năng (function design)

Ở phần này người thiết kế dùng ngôn ngữ HDL (Verilog-HDL, VHDL,…) để thiết kế các chức năng cho chip. Mức độ thiết kế là RTL (Register Transfer Level), có nghĩa là không cần quan tâm đến cấu tạo chi tiết của mạch điện mà chỉ chú trọng vào hoạt động tổng thể của chip dựa trên kết quả tính toán cũng như sự luân chuyển dữ liệu giữa các register.

1.3 Thiết kế logic (logic design)

Người thiết kế sẽ dùng các công cụ chuyên dụng để chuyển những chức năng đã thiết kế ở phần trên xuống mức thiết kế logic.

1.4 Thiết kế mạch (circuit design)

Chuyển từ thiết kế logic xuống mức thấp hơn nữa là mức cổng (gate level). Tức là đã đến mức phải xem xét từng con linh kiện (transitor, CMOS,…). Các bộ phần mềm (software) chuyên dụng sẽ giúp người thiết kế tự động hóa công việc như thay đổi cấu tạo bên trong CMOS và cho nó chạy thử (simulation).

1.5 Thiết kế sơ đồ bố trí (layout design)

Người thiết kế dùng CAD để chuyển từ bản vẽ mạch sang bản mạch in (dĩ nhiên là vẫn trên máy tính). Các linh kiện được sắp xếp lại sao cho ít chiếm diện tích nhất và tối ưu được chức năng của chip. Chip cần thiết kế dùng công nghệ 90nm thì phải dùng dùng các kích thước là bội số của 90nm…Đây gọi là Process rule. 90nm là kích thước bề ngang dây dẫn điện bên trong chip. Để thu nhỏ hơn nữa kích cỡ của chip, Intel đã cho ra công nghệ 45nm. Nhà máy sản xuất chip theo công nghệ 45nm đang được xây dựng tại thung lũng Silicon. 2007 là năm Intel tuyên bố sẽ cho ra đời sản phẩm mẫu (sample) của công nghệ 45nm. Đến năm 2010 Intel dự định sản xuất đại trà.

1.6 Mask pattern design

Phần này hiểu nôm na là chuyển layout vừa thiết kế sang mask pattern (artwork). Tiếp đó là dùng công cụ (tool) chuyên dụng để chuyển artwork thành dạng dữ liệu có format đặc biệt và gửi đi nhờ sản xuất mask. Sản xuất mask có thể hiểu là sản xuất khuôn đúc.

Toàn bộ phần thiết kế được thực hiện rất nghiêm ngặt và cẩn thận. Người thiết kế kiểm tra (test) rất nhiều lần các thông số đã định sẵn theo dự định. Không để sơ sót một chi tiết nào cho dù là nhỏ nhất.

Mảng chế biến (processing) bao gồm sản xuất khuôn đúc để chế tạo wafer, sản xuất wafer, cắt rời chip từ wafer để đóng gói thành chip thành phẩm. Mỗi giai đoạn trong quá trình sản xuất đều được kiểm tra rất kỹ lưỡng. Lưu ý là trước khi cho ra đời một sản phẩm nào đó bộ phận R&D (nghiên cứu và khai thác) đã sản xuất sản phẩm mẫu trước.

2.1 Sản xuất mask

Có thể xem mask là cái khuôn để đúc vi mạch lên tấm silicon. Công nghệ sản xuất mask hiện đại chủ yếu dùng EB (Electron Beam). Các điện tử với năng lượng lớn (vài chục keV) sẽ được vuốt thành chùm và được chiếu vào lớp film Cr đổ trên bề mặt tấm thủy tinh. Phần Cr không bị che bởi mask (artwork) sẽ bị phá hủy, kết quả là phần Cr không bị chùm electron chiếu vào sẽ trở thành mask thực sự. Một chip cần khoảng 20 tới 30 masks. Giá thành các tấm mask này cực đắt, cỡ vài triệu USD.

2.2 Chuẩn bị wafer



Hiện nay các công ty sản xuất chip thường mua wafer làm sẵn. Wafer có nhiều kích cỡ khác nhau, thường thì có đường kính 5 inch, 8 inch và 12 inch. Wafer là một bản mạch mỏng hình tròn được làm từ chất bán dẫn (Silicon). Bằng các giai đoạn xử lý khác nhau trong phòng sạch (clean room) người ta tạo ra rất nhiều chip trên một wafer.
vi xử lý

2.3 Các quá trình xử lý wafer[2]

Tất cả được thực hiện trong môi trường siêu sạch (ultra clean room).

Shin Nippon Air Technology Co.,Lmt
Rửa (wet process): đây là bước làm sạch wafer bằng các dung dịch hóa học. Ví dụ APM (hỗn hợp NH4OH/H2O2/H2O) dùng để làm sạch các particle như bụi trong không khí, bụi từ người bay ra; HPM (hỗn hợp Cl/H2O2/H2O) dùng làm sạch các tạp chấp và kim loại hiếm (Cu, Au, Pt…); HPM (hỗn hợp H2SO4/H2O2) làm sạch các tạp chất hữu cơ (resist) và kim loại (Ze, Fe…); DHF (axit HF loãng) dùng để loại bỏ các phần SiO2 không cần thiết.

Ô-xi hóa (Oxidation): tạo SiO2 trên bề mặt wafer trong đó lớp SiO2 mỏng cỡ 1 tới 2 nanomet sẽ trở thành gate của transistor. Check: cấu tạo và nguyên lý hoạt động của MOSFET, ITRS (international technology roadmap for semiconductor), LOCOS (local oxidation of silicon), STI (swallow trench isolation)

CVD (Chemical Vapor Deposition): tạo các lớp film mỏng trên bề mặt wafer bằng phương pháp hóa học (SiO2, Si3N4. Poly-Si, WSi2). Ví dụ có thể dùng CVD ở áp suất thấp trong môi trường SiH4 và H2 để tạo ra lớp poly-Si (Si đa tinh thể) để làm điện cực cho transistor.

Cấy Ion (Ion implantation): Sử dụng các nguồn ion năng lượng cao (vài chục tới vài trăm keV, nồng độ cỡ 2E-15 cm-3) bắn trực tiếp lên bề mặt Si nhằm thay đổi nồng độ tạp chất trong Si. Ví dụ bắn các ion As để tạo ra vùng n để làm source và drain cho MOSFET.

Cắt (etching): loại bỏ các phần SiO2 không cần thiết. Có hai loại: wet-etching dùng axit HF loãng để hòa tan SiO2; dry-etching dùng plasma để cắt SiO2 khỏi bề mặt Si. Check: high-density plasma etching, RIE (Reactive Ion Etching), HF, etching

Photolithography: phương pháp xử lý quang học để transfer mask pattern lên bề mặt wafer. Wafer sẽ được phết một lớp dung dịch gọi là resist, độ dày của lớp này khoảng 0.5um. Ánh sáng sẽ được chiếu lên mask, phần ánh sáng đi qua sẽ làm mềm resist. Sau khi rửa bằng dung dịch đặc biệt (giống tráng ảnh), phần resist không bị ánh sáng chiếu vào sẽ tồn tại trên wafer như là mask. (trong trường hợp này resist là loại positive).

Sputtering: Là phương pháp phủ các nguyên tử kim loại (Al, Cu) lên bề mặt wafer. Ion Ar với năng lượng khoảng 1 keV trong môi trường plasma sẽ bắn phá các target kim loại (Al, W, Cu), các nguyên tử kim loại sẽ bật ra bám lên bề mặt wafer. Phần bị phủ sẽ trở thành dây dẫn nối các transistor với nhau.

Annealing: Xử lý nhiệt giúp cho các liên kết chưa hoàn chỉnh của Si (bị damaged bởi ion implantation etc.) sẽ tạo liên kết với H . Việc này có tác dụng làm giảm các trap năng lượng tại bề mặt Si và SiO2. CMP (Chemical Mechanical Polishing): Làm phẳng bề mặt bằng phương pháp cơ-hóa. Đây là kỹ thuật mới được áp dụng vào semiconductor process. Có tác dụng hỗ trợ thêm cho các xử lý như photolithography, etching,…

2.4 Kiểm tra – Đóng gói – Xuất xưởng

Các xử lý ở phần 3 sẽ được lặp đi lặp lại nhiều lần tùy thuộc vào mức độ phức tạp của chip. Cuối cùng chip sẽ được cắt rời (một tấm wafer 300mm có thể tạo được khoảng 90 con chip Pentium IV). Một loạt các xử lý khác như back grinding (mài mỏng phần mặt dưới của chip), bonding (nối ra các pins, dùng chì mạ vàng hoặc đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản xuất,…).

Một video cho mọi người xem chơi!